# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# ⑩ 公 開 特 許 公 報 (A)

昭62-242354

(6) Int Cl 4 27/06 H 01 L

識別記号 321

庁内整理番号

昭和62年(1987)10月22日 · 43公開

29/72 29/78

3 0 1

7735-5F 8526-5F Z - 8422 - 5F

審査請求 有

発明の数 1 (全17頁)

'國発明の名称

集積回路の製造方法

昭62-70515 創特 頭

顚 昭62(1987)3月26日 四出

優先権主張

図1986年3月26日國オランダ(NL)回8600770

⑫発 明者 ウイルヘルムス・ヤコ

オランダ国5621 ベーアー アインドーフエン

バウツウエツハ1 ブス・マリア・ヨセ

フ・ヨスクイン

⑪出 頣

オランダ国5621 ベーアー アインドーフェン エヌ・ベー・フィリツ

プス・フルーイランペ

バウツウエツハ1

ンフアブリケン

倒代 理 弁理士 杉村 暁 秀 外1名

1.発明の名称 集積回路の製造方法

## 2.特許請求の範囲

1. 第1および第2装面領域が隣接する表面を 有する半導体本体を具える集積回路であって、 前記の第1表面領域は第1導電型であって絶 緑ゲートと第2選電型のソースおよびドレイ ン領域とを有する少なくとも1個の電界効果 トランジスタを設けるためのものであり、前 記第2表面領域は、前記の表面に隣接しこの 裏面の第1裏而部分を占める第1電極領域と、 前紀の第1表面部分内で前記表面に隣接し前 記の第1電極領域の異電型とは逆の選電型を 有する第2電極領域とを有する1個の回路業 子を設けるためのものである集積回路の製造 方法であって、前記の第1電極領域の少なく とも一部分の上方で、既に存在する第1絶縁 **商上に再覧材料のパターンを電界効果トラン** ジスクのゲート電桶と同時に設け、このパタ ーンにより、前記の第2電極領域に対するド

1

ーパントを設けるための第1ドーピング処理 に用いるべき第1開口の縁部の少なくとも第 1 部分を画成し、前記の第1ドーピング処理 後、前記の第2電極領域と電界効果トランジ スタの前記のソースおよびドレイン領域とに 対し同時にドーパントを設け、前記パターン 上および前記の第1間口内に絶縁材料より成 る第2絶縁層を設け、この第2絶縁層を、第 2 間口を有するマスク層を用いて局部的に除 去し、前記の第2電極領域の表面である第2 表面部分上に位置しこの第2電極領域を電気 接続する専電層を設けるようにする集積回路 の製造方法において、前記の第2絶縁層を扇 部的に除去する工程に際し、前記の第2電極 領域の上方に第2開口を位置させて前配の第 1開口の縁部の前記の第1部分が少なくとも 部分的にこの第2開口内に位置するようにし、 前配第2 絶縁層を局部的に除去するこの工程 を、前記の第2の開口内に位置する前記パク ーンの縁部の部分に沿って位置する前記の第

2 絶縁層の経部部分が前記の第1 間口内で除去されるように異方性エッチングにより行い、その後前記の第2 英面部分が実際に、前記の第1 間口の縁部が前記の第2 間口内に位置する領域でこの第1 開口の縁部まで延在するように前記の勇能層を設けることを特徴とする 集種回路の製造方法。

- 2. 前記の第2 電極領域を第2 導電型とし、前記の第1 電極領域を第1 海電型として、前記の第2 製面領域に位置させ前記の第1 ドーピング処理を、第2 導電型の第2 電極領域が第1 海電型の第1 電極領域よりこの第1 電極領域に隣接する第2 海電型の第2 製面領域の部分から分離されるように行う特許請求の範囲第1 項記載の製造方法。
- 3. 電界効果トランジスタのゲートを耐記の第 1表面領域から分別するために、前記の第1 絶縁層と同時に他の絶縁層を設ける特許請求 の範囲第1または2項に記載の製造方法。
- 4. 前記の準電材料のパターンとして耐熱材料

3

電型とは逆の源電型を有する第2電極領域とを有 する1個の回路業子を設けるためのものである集 積回路の製造方法であって、前記の第1電極領域 の少なくとも一部分の上方で、既に存在する第1 絶縁脳上に薄電材料のパターンを電界効果トラン ジスタのゲート電極と同時に設け、このパターン により、前記の第2電極領域に対するドーパント を設けるための第1ドーピング処理に用いるべき 第1間口の縁部の少なくとも第1部分を画成し、 前記の第1ドーピング処理後、前記の第2電極節 域と電界効果トランジスクの前記のソースおよび ドレイン領域とに対し同時にドーパントを設け、 前記パターン上および前記の第1開口内に絶縁材 料より成る第2絶縁層を設け、この第2絶縁形を、 第2開口を有するマスク層を用いて周部的に除去 し、前記の第2電極領域の表面である第2表面部 分上に位置しこの第2電極領域を電気接続する海 電腦を設けるようにする集積回路の製造方法に関 するものである。

かかる方法は、西独国特許出願公開第3023616

のパクーンを用いる特許請求の範囲第1、2 または3項のいずれか1つの項に記載の製造 方法。

5. 前記導電材料のパターンとしてチタン、タンクル、モリブデン、タングステン、半導体材料およびこれらの材料の珪化物を有する群から選択した1種以上の材料をもって形成されるパターンを用いることを特徴とする特許請求の範囲第1、2または3項のいずれか1つの頃に記載の製造方法。

#### 3. 発明の詳細な説明

本発明は、第1および第2裏面領域が隣接する 表面を有する半導体本体を具える集積回路であった。 前記の第1表而領域は第1導電型であって絶縁 がトと第2導電型のソースおよびドレインン領域とを有する少なくとも1個の電界効果トランジスクを設けるためのものであり、前記第1表面の第1電極領域と、前記の第1電極領域の導力で前記の裏面に隣接し前記の第1電極領域の導

4

号明細書 (DE - A) から知られており、これは1981 年1月22日に出願公開されている。この場合、電 界効果トランジスタ以外にラテラルパイポーラト ランジスタが作成され、これのベース領域は第1 電極領域を構成しエミック領域は第2の電極領域 を構成する一方で、エミック領域とコレクタ領域 の間に位置するペース領域部分は導電パターンで 被損され、絶縁順上に配置され、環状のエミック 領域を包囲しエミッタ領域の電気接続に接続され 得る。得電バターンはベース領域部分の下の表面 における電荷キャリヤの再結合を波ずることを提 供する。パイポーラトランジスタはこのようにエ ミック領域およびコレクタ領域の電気接続が比較 的小さな相対距離で設けられ得りそれにも拘らず 導電局が上記ベース領域部分の上方に同時に作成 され得るように製造される。エミッタおよび/ま たはコレクタ接続は、ベース領域の上方に配置さ れた異電パターンに重なることができるという事 実のために、この構造で面積を飾約することがで A る。

本発明の目的は、特に、世界効果トランジスタと、バイボーラ回路累子、更に特に、バイボーラトランジスクを具えた集積回路の製造に際して比較的小さな電極領域をこれらバイボーラ回路業子に使用することができる方法を提供することにある。

バイボーラ回路業子における比較的小さな電極 領域を形成する既知方法において、絶縁層の開口 を、半選体本体の関連する小さな電極領域にドー パントを提供するためのドーピング開口として先 ず使用し、次いで、この電極領域に電気接続を接 続するための接点開口として同様に使用し、これ を事電層の形態でこの電極領域に設ける。この場 合、ドーピング開口に関する通常の整列調整は接 点開口の提供を考慮する必要がない。この方法は、 例えば、いわゆる「ウオッシュアウト(Hashed-out)」 エミックに使用される。

電界効果トランジスタから成る集積回路の製造に最も頻繁に使用する方法において、ゲート電板は、ソースおよびドレイン領域のためのバーパン

7

部が、この潜浄または清浄工程に関してわずかに エッチングされることは実際回避し易いことであ る。

本発明の目的は、また特に、比較的小さな電極 領域の使用に関連する上述の欠点を少なくとも考 慮できる範囲まで回避することにある。

これは、また、方法において、バイポーラ回路 紫子、例えば、バイポーラトランジスタのソース およびドレイン領域を設ける工程に際してゲート 電極を通常の方法でマスクとして使用し、所要に 応じて、接点開口を設けることに関する整列誤差 を実際に除去することが可能であるという事実の 認識に基づく。

本発明において、序文に記載した種類の方法は、 前記の第2類縁所を周部的に除去する工程に際し、 前記の第2類接領域の上方に第2間口を位置させ て前記の第1間口の縁部の崩記の第1部分が少な くとも部分的にこの第2間口内に位置するように し、前記第2絶縁層を局部的に除去するこの工程 を、前記の第2の間口内に位置する前記パターン

「ウオッシュアウト」エミッタとともに使用される記載した方法の他の欠点は、集積回路の寸法が小さくなり結果として電極領域が終くなるので、関連する電極領域を制御するpn接合が、電極領域の電気接続よって投点開口内で短絡するという危険が増大することである。かかる短絡を、特に、ドーピング開口が、ドーピング処理後、電気接続の形成以前に潜浄にされるという事実ためてあるとすることができる。また、ドーピング間口のほ

8

の縁部の部分に沿って位置する前記の第2絶縁層の縁部部分が前記の第1開口内で除去されるように異方性エッチングにより行い、その後前記の第2表面部分が実際に、前記の第1開口の縁部が前記の第2開口内に位置する領域でこの第1開口の縁部まで延在するように前記の導電層を設けることを特徴とする。

口をドーピング間口から派生させるという事実のために、この接点開口に関して、ドーピング間口に関する整列製造を考慮しなければならないことを回避する。更に、接点開口がドーピング間口より小さいことが利点を生ずる。結果として、第2世極領域のための規電層を設ける場合、著しく浅い深さに位置するpn接合が同様に適切に装而安定化される。

第2表面部分が第1間口の縁部まで実際に延在するだけ、元の場所の接点間口はドーピング間口と実際に同じ大きさである。「実際に同じ大きさ」と称するは、通常の整列誤差を考慮することなく、接点間口がドーピング間口の縁部の関連部分から元の場所に派生していることを示すものである。

本発明の方法の特定の好適例において、前記の第2電極領域を第2週電型とし、前記の第1電極 領域を第1週電型として、前記の第2裏面領域に 位置させ前記の第1ドーピング処理を、第2週間 型の第2電極領域が第1週電型の第1電極領域よ りこの第1電極領域に隣接する第2週電型の第2

1 1

細に説明する。

図示する例は、地級がートを有する電界効果トまつにスタ (このトランジスタは n 型チャネおよび バーティカル構造を有する 1 個路である。明明である。明明である。明明である。明明である。明明である。 第1 A 、 B ~ 6 A 、 B 図夫をおよれが のようにびいる 第1 A 、 B ~ 6 A 、 B 図夫をおよびのようにのかられば、 それらいるの半導体を 1 の種々の部分を示する 2 個の部分 A と B に分からに、 の半導体を 1 の種々の部分は電界効果トランジスタに関するものである。

第1A. B図は半導体本体」を示し、この半導体本体は例えば、p型の珪素基板または基板領域2を有し、通常の方法で設けた適切に選定したドーピング濃度分布を有する1個以上のn型表面領域32を具える。表面領域32は、例えば、イオン注入により得ることができるが、所要に応じて、まずドーピングの一部を基板に施し、しかる後p型

装面領域の部分から分離されるように行う。このようにして得た構造は垂直に構成したパイポーラトランジスクを他の国路案子として構成することができる。

好都合なことに、第1地縁層は他の艳緑層を同時に異え、これらの層に第1表面領域から電界効果トランジスタのゲート電極を分離させんとする。この方法において、第1絶縁層を、集積回路の製造に際して必要とする付加的な加工工程なしで得ることができる。

本発明の方法の他の好適例は、耐熱材料のパターンを再電パターンとして使用することを特徴とする。

好ましくは、選電パクーンは、チタン、タンクル、タングステン、モリプデン、半導体材料およびこれら材料の珪化物を有する群から選択した1 種以上の物質から形成される。

さらに、本発明は、本発明の方法によって製造 した半導体装置に関するものである。

本発明を図面を参照しつつ実施例により更に詳

1 2

のエピクキシャル層を成長させることができ、次いで、図示せぬエピクキシャル層において、半遺体本体1の表面5を介して更に他のドーピングを施すことができる。

n型表面領域32以外に、整板2のp型表面領域31のドーピング濃度分布を、例えば通常の方法でイオン注入により、形成すべき回路案子および所望の電気的性質に応用することができる。

とする 1 個以上の n 摂泉面部域32を有することができる(図示せず)。 電界効果トランジスタを適応せんとする表面領域32では、深い接点領域 8 を 省略することができる。

. 活性領域において表面 5 は絶縁層34を具え、この層は電界効果トランジスクのゲート電極用の誘
電体層として使用するのに適する。例えば、層34 は半導体本体 1 の熱酸化により得られる。層34の厚さは、例えば、25~50meとすることができる。次いで、フォトラッカーマスク(図示せず)によって、p型ベース領域 9 (第 1 電極領域)のためのドーパントを表面領域32の一部分にイオン注入する。

好ましいドーズ世は、例えば、約1×10<sup>11</sup> 個素原子/cm² である。イオン注入エネルギーは、例えば、約30 KeV である。ベース領域 9 は製価 5 の第 1 部分10 (5) を占める。次いで、例えば、多結晶質または非晶質珪素またはチタン、タルタン、モリブデンまたはタングステンの導電圏を設ける。導電圏として珪素属を使用する場合には、この層

1.5

緑体 6 のパターンの縁部の一部分と実際に一致する。

他の絶縁層を導電層上に設け、次いでこの層を 導電層で同時にパターン化する場合には、ゲート 電極35およびパターン目は上側部で絶縁層で被攪 される(図示せず)。この絶縁層は、例えば、窒 化珪素または酸化窒素から成ることができる。

ゲート電板35およびパクーン11を得た後、電界効果トランジスクのソースおよびドレイン領域41 および42のためのドーピングを好ましくは表面領域31に局部的に施す(第3A.B図)。例えば、機を約1×10<sup>13</sup> 1/ cm<sup>3</sup> のドーズ最および約60keVのイオン注入エネルギーでイオン注入することができる。このドーピング処理はソース領域41およびドレイン領域42の比較的弱くドープされた部分53を提供する。このドーピング処理中、ソース領域41を意図する製面5の部分をマスク扇(図示せず)によって同様に遮蔽して、ドレイン領域42だけが比較的調くドープした部分53(42)を有するようにすることができる。

を堆積中またはその後に、通常の方法で例えば、 PII。によってドープすることができる。

かかる珪素圏の厚さは、例えば500nmである。また、この脳からゲート電極35以外の薄電材料のパクーン11を形成し、該パクーンはすでに存在する第1 絶縁隔34上でベース領域9 の上方に配置する。パクーン11は、開口12 の縁部36 、37 の少なくとも第1 部分36を画成する(第2 A、Bも参照のこと)。開口12 の縁部36 、37 の残りのン分37は、例えば、フィールド絶縁体6 のパクーンの縁部の部分と実際に一致する。開口12 はの場合、パターン11は、例えば、現状または少しの場合、パターン11は、例えば、環状または少しの場合、パターン11は、例えば、環状または少上の場合、パターン11は、例えば、でつるとも閉図形であり、縁部36はベース領域の上方のコィールド絶縁体6 のパターンの縁部で包囲され上の縁部からある一定の距離に位置する。

本例において、パターン11はまた他の開口40°の縁部38°、39 の部分38を画成し、該開口は開口12°以外の第1 表面部分10(5) の上方に配置する。この縁部38、39 の残りの部分39はフィールド絶

16

次いで、例えば、約300mmの厚さを有する酸化 珪紫の絶縁層を半導体本体1の表面全体に堆積す る。この絶縁層を通常の方法で異方性エッチング により再び除去し、緑部部分43をゲート電板35の 垂直線部およびパターン11の垂直縁部36および38 に沿って残す。フィールド絶縁体6のパターンの 移部、例えば緑部37および39が十分にきり立って いる場合には、この絶縁層の絶縁部分はこれら繰 部に沿って同様に維持される。簡単にするため、 かかる騒部は図面に示していない。

上述の処理の結果、大きさを波じられた開口12 および40が特に開口12、および40、の領域で得られる

得られた構造上にマスク暦44を設け、このマスク層は、例えば、フォトレジストから成ることができ開口40を被攫する。このマスク層44により、ドーパントを、ソースおよびドレイン領域41および42または少なくともこれら41および42領域の高くドープした表面部分に局部的にイオン注入する。同時に、パイポーラトランジスタのエミッタ領域

14(第 2 電極節域)のためのドーパントをイオン 注入する。この工程において、狭いコレクタ投点 領域15のためのドーパントを供給することができ る。例えば、砒素イオンを約 5 ×10 <sup>13</sup> 1/ cm <sup>2</sup> の ドーズ量および約40keV のイオン注入エネルギー でイオン注入する。この処理の後、層44を除去す る。

次のマスク層45(第4A.B図)によって、ソースがよびドレイン領域引および42に関するるに関することができ、ドーピング処理を行い、この場合、ドーパントを開口40に供素をイオン注入するのに使用することががかから5keVできる。、例えば、BF:イオンを認識ドイス量は入工ネルギーは、例えば、か65keVでを接っては大工ネルギーは、例えば、プレのドープを設けるのにのアースをはかる。は46(9)を設けるのにのアースをはかり、所要に応じて、ア型チャよびドーオン領域のためのドーバントを半導体本体1に同様に供給

1 9

界をつけられる第1開口12の部分が少なくとも一部分第2開口50内に配置されるように位置させる。

次いで、半導体本体1を異方性エッチング処理で処理し、この処理で開口が第2絶縁暦16において得られるが、また所要に応じて、開口49および50中に配置した第1絶縁暦34の部分を除去する。特に、ゲート電極35の上方に配置した開口49のみを図示してある。具体例において、この開口49はトランジスクのチャネル領域の上方でなく、トランスタのそばに示す断面図の外側でかつフィールド絶縁体6の上方に位置する。開口50の中で、第2距縁暦16の縁部部分17(16)を第1開口12の縁部に沿って残す。

記載した方法の変形において、開口12および40 (第3A, B図)を得るエッチング処理に際して エッチングを、これら開口12および40に位置する 第1 経縁層34の部分が同様に除去されるような長 時間続行する。この場合、このエッチング処理に 続く上述のドーピング処理を適応するイオン注入 エネルギーを用いて行うことができる。 することができる。このドーピング処理の後、層45を除去する。また、このドーピング処理中において、緑部部分43を其えるパクーン11をドーピングマスクとして使用し、パターン11はドーピング 開口40の縁部を面成し第2 電極領域14に面する。

次の処理は絶縁層16を設けることにある(第5 A、B関)。例えば、酸化珪素を約500nmの原さで堆積する。好ましくは、層16の厚さは 100~150 nmより調くない。絶縁層16は本発明の方法における第2 絶縁層を構成する。層16を設けた後に、例えば、約925 での温度で約1時間アニール処理を行う。この処理により、所要に応じて、供給したドーバントを活性化する。

マスク層48を絶縁層16上に設け、このマスク層は例えば、フォトレジストから構成することができ、一方、第2開口49および50をこのマスク層に設ける。本発明の範囲内で、第2電極領域14の上方に位置する第2開口50は特に重要である。この第2開口50を、パターン11の縁部36から派生される第1開口12の縁部36即ち、縁部部分43により境

2 0

第2 絶縁層16をエッチングした後に、マスク圏 48を除去することができ、好適な物質、例えば、 アルミニウムの摂電層を設けることができる(第 6 A. B図)。通常の方法で、この導電層から、 コレクタ領域32,8,15の接続のための薄電層19、 ベース領域9、46の接続のための導電層21、エミ ック領域14の接続のための導電層22、ソース領域 41およびドレイン領域42の接続のための導電層51 およびゲート電極35の接続のための異電層52を形 成することができる。特に、この結果は、エミッ ク領域14の接続のための海電腦22がエミッタ領域 14の第2表面部分23(5) 上に位置し、該第2表面 部分23(5) は縁部36から派生している第1開口12 の縁部が少なくとも第2開口50内に位置する領域 で延び、実際には第1開口の縁部の領域まで延び る。エミック領域14の表面部分23(5) は少なくと もこの領域でドーピング開口12と実際に同じ大き さである。エミック領域14のための接点開口は通 常の整列誤差を考慮することなくドーピング開口 12から派生している。

本発明の方法を用いると、比較的後い深さに位置するpn接合24により第1電極またはベース領域 9 から分離される極めて小さな第2電極またはエミッタ領域を使用することが可能となる。設けられた縁部部分17(16)は浅い深さに位置するこのpn 接合24が表面5 において導電層22によって短絡されるのを防ぐ。

この例は好適例であり、この場合第2表而領域32は第2課電型であり、第1電極領域9は第1選電型で第2要面領域32に位置し第1ドーピング処理を行い第2選電型の第2電板領域14を第1選電型の第1電極領域9によって、第1電極領域9に隣接している第2選電型の第2表面領域32の部分から分離する。形成された他の回子業子14、9、32は垂直に構成されたバイボーラトランジスタである。

また、第2電極領域14は、横方向に構成された パイポーラトランジスタの主要な電極領域の1個 とすることが可能であり、第1電極領域はこのト ランジスタの制御電極領域(ベース領域)を構成

2 3

例において、第2 絶縁暦16の第2 間口50中の選電材料のパターン11は導電層22に、直接導電的に接続される。しかし、変形例で述べたように例えば、窒化珪素または酸化珪素を激電パターン11上に使用する場合、および間口50中のこの空化物には酸化物層を除去しない場合は、パターン11におよび調電間パターン11は、絶縁層16の他の開発をはできることができ、この場合、変化物調は最大には酸化物層はもちろん除法される。例えば、進にの大きる。

本発明は記載した例に限定されるものではない。本発明の範囲内で、当業者には種々の変形が可能である。例えば、球素以外の半導体材料、例えば、ゲルマニウムおよび A B 化合物を使用することができる。更に、記載した調電型を逆にすることができ、他の通常のドーパントを使用することができる。現電材料として、例えば、オキシ窒化

する。特に最後に挙げた例では、第1電極領域を エピタキシャル圏の一部とすることができ、所要 に応じて、これを半導体本体の隣接部分から分割 することができる。

また、他の回路素子をアノード領域とカソード 領域を有するダイオードまたはpn接合電界効果ト ランジスタとすることができ、第2電極領域は、 例えばゲート電極を構成する。

好ましくは、導電材料のパターン11の下方に配置した第1 絶縁版34はゲート誘電体と実際に同じ限さであり、ゲート誘電体とともに同時に得られ、該誘電体は第1表面領域31から電界効果トランジスク41、35、42のゲート電極35を分離する。この絶縁暦34の厚さは、例えば約20~50nmである。

耐熱性源電材料のパターンは導電パターン11として都合よく使用される。好ましくは、パターン11は、チタン、タンタル、タングステン、モリブデン、半導体材料およびこれら材料の珪化物を有する群から選択した1種以上の物質から形成される。

2 4

物も好過である。ゲート電極のためおよびパターンに対して、半導体材料を用いる場合には、これを任意にnまたはp型のドーピングすることができ、一方、所要に応じて、更にそれを好適な理化物に全体的にまたは部分的に添加することができる。通常の方法で若干の半導体装置を半導体ウェファに同時に形成し、次いで、該ウェファを別々の半導体本体1に細分することができる。次いで、半導体装置を従来の容器に収容して通常の方法で完成することができる。

### 4. 図面の簡単な説明

第1 A および 1 B 図は第1 の製造工程中の半導体装置の種々の部分の断面図、

第2 A および 2 B 図は夫々、第1 A および 1 B 図に示す部分の平前図、

第3Aおよび3B図~第6Aおよび6B図は製造の工程におけるこれら部分の断面図である。

1 ··· 半導体 2 ··· 基板領域 (P型)

5…半退休の表面 6…フィールド絶縁体

8…深い接点領域(コレクタ接点領域)

9 ... P型ペース領域(第1電極領域、第1導電型)

10(5) … 裏面 5 の第 1 部分

11…遊電材料のパターン

121,40 1 …間口

12…到1開口(ドーピング開口)

14…エミック領域 (第2電極領域)

15…浅いコレクタ接点領域

16… 第 2 純緑原

19, 21, 22, 51, 52… 導電圈

23(5) …14の第2表面部分

24 ··· pn接合

31…第1表面領域(P型)

32…第2表面領域(コレクク領域、第2導電型 (n型)) 特許 出 願 人

33…p型チャネルストッパー領域

34…第1 絶縁層

35…ゲート電極

36. 37…間口12 の縁部

38. 39…開口40′の縁部

40…ドーピング開口 41…ソース領域

42…ドレイン領域 44, 45, 48…マスク商

46…ペース領域

46(9) …更に高くドープしたベース接点領域

49, 50…第2開口

53(41), 53(42) … 比較的弱くドープした部分

代理人弁理士

村


同 弁 理 士 村


興

2 7

2 8

杉





"手 栊" 拥 正 碧

昭和62年 6月16日

特許庁長官 黒 田 明 雄 殿

1. 事件の表示

昭和62年 特 許 別 第 70515 号

2. 発明の名称

集 積 園 路 の 製 造 方 法

3. 補正をする者

事件との関係 特許出願人

名。称、エヌ・ベー・フィリップス・

フルーイランペンファブリケン



4.代 理 人

住所 東京都千代田区霞が関三丁目2番4号 電山ビルディング7階 電話(581)2241番(代表

氏名 (5925)弁理士 杉 村 覧 务

住 所 東京都千代田区常が関三丁目2番4号 費山ビルディング7階 電話(581)2241番(代表

氏名 (7205) 弁理士 杉 村 與 作

5. 補正の対象・明細書全文、図面

6. 捕正の内容 (別紙の通り)

図面中第6人図を別紙訂正図の通りに訂正する。

域に対するドーパントを設けるための第1ド ーピング処理に用いるべき第1開口の縁部の 少なくとも第1部分を画成し、この第1間口 内に位置する前記の第1 絶縁層の一部分を除 去し、前記の第1ドーピング処理により、前 紀の第2電極領域と電界効果トランジスタの 前記のソースおよびドレイン領域とに対し同 時にドーパントを設け、前記パクーン上およ び前記の第1開口内に絶縁材料より成る第2 維縁層を設け、この第2 絶縁層を、第2 開口 を有するマスク層を用いて局部的に除去し、 前記の第2電極領域の表面である第2表面部 分上に位置しこの第2電極領域を電気接続す る砂電層を設けるようにする集積回路の製造 方法において、前記の第2 絶縁層を局部的に 除法する工程に際し、前記の第2電極領域の 上方に第2開口を位置させて前記の第1開口 の縁部の前記の第1部分が少なくとも部分的 にこの第2開口内に位置するようにし、前記 第2 絶縁層を局部的に除去するこの工程を、

(訂正) 明 細 舞

- 1. 発明の名称 集積回路の製造方法
- 2.特許請求の範囲
  - 1. 第1および第2表面領域が隣接する装面を 有する半導体本体を具える集積国路であって、 前記の第1裏面領域は第1導電型であって絶 緑ゲートと第2典電型のソースおよびドレイ ン領域とを有する少なくとも1個の電界効果 トランジスタを設けるためのものであり、削 記第2 裏面領域は、前記の裏面に隣接しこの 表面の第1表面部分を占める第1電極領域と、 前記の第1表面部分内で前記表面に隣接し前 記の第1電極領域の運電型とは逆の調電型を 有する第2 電極領域とを有する少くとも1個 の他の回路索子を設けるためのものである集 権回路の製造方法であって、前記の第1 電極 領域の少なくとも一部分の上方で、既に存在 する第1絶縁脳上に導電材料のパターンを電 界効果トランジスタのゲート電極と同時に設 け、このパターンにより、前記の第2電極領

- 1 -

前記の第2の間口内に位置する前記パターンの緑部の部分に沿って位置する前記の第2絶縁層の緑部部分が前記の第1間口内で除去されないように異方性エッチングにより行い、その後前記の第2数回外が実質的に、前記の第1間口の緑部が前記の第2間口内に位置する領域でこの第1間口の緑部まで延在するように前記の導電層を設けることを特徴とする集積回路の製造方法。

- 2. 前記の第2<u>表面</u>額域を第2選電型とし、前記の第1電極領域を第1署電型として<u>前</u>記の第2 表面領域に位置させ、前記の第1ドーピング処理を、第2選電型の第2 電極領域が第1 33電型の第1 電極領域に関係する第2 期電型の第2 表面領域の部分から分型されるように行う特許請求の範囲第1項記載の製造方法。
- 電界効果トランジスタのゲートを前記の第 1 表面領域から分離するために、前記の第1 絶線層と同時に他の絶縁層を設ける特許前求

の範囲第1または2項に記載の製造方法。

- 4. 前記の導電材料のパターンとして耐熱材料のパターンを用いる特許請求の範囲第1.2 または3項のいずれが1つの項に記載の製造方法。
- 5. 前記導電材料のパターンとしてチタン、タンタル、モリプデン、タングステン、半導体材料およびこれらの材料の珪化物を有する群から選択した1種以上の材料をもって形成されるパターンを用いることを特徴とする特許請求の範囲第1.2または3項のいずれか1つの項に記載の製造方法。

## 3. 発明の詳細な説明

本発明は、第1および第2表面領域が隣接する 表面を有する半導体本体を具える集積回路であっ て、前記の第1表面領域は第1基電型であって絶 縁ゲートと第2導電型のソースおよびドレイン領域とを有する少なくとも1個の電界効果トランジ スタを設けるためのものであり、前記第2表面領域は、前記の表面に隣接しこの表面の第1表面部

- 1 -

雅恆領域を電気接続する導電層を設けるようにする集積回路の製造方法に関するものである。

かかる方法は、西独国特許出願公開(DE - A)第 3023616 号明柳書から知られており、これは1981 年1月22日に出願公開されている。この場合、電 界効果トランジスタ以外にラテラルバイポーラト ランジスタが形成され、これのベース領域は第1 電極領域を構成しエミック領域は第2電極領域を 構成する一方で、エミック領域とコレクタ領域の 間に位置するベース領域部分は絶縁層上に位置す る導電パターンで被覆されており、この導電パク ーンは痴状のエミッタ領域を包囲しており、エミ ッタ領域の電気接続部に接続することができる。 この導電パターンは表面における電荷キャリヤが ベース領域の下側部分で再結合するのを減少させ る作用をする。パイポーラトランジスクはこのよ うに、エミッタ領域およびコレクタ領域の電気接 続郎を比較的小さな相対距離で設け得るもこれと 同時に導電層を前記のベース領域部分の上方に形 成し得るように製造されている。この構造では、

分を占める第1 電極領域と、前記の第1 表面部分 内で前記の裏面に隣接し前記の第1電極領域の導 世型とは逆の退電型を有する第2 電極領域とを有 する少くとも1個の他の回路素子を設けるための ものである無稽回路の製造方法であって、前配の 第1電極領域の少なくとも一部分の上方で、既に 存在する第1絶縁届上に選電材料のパターンを覧 界効果トランジスタのゲート電概と同時に設け、 このパクーンにより、前記の第2位極領域に対す るドーパントを設けるための第1ドーピング処理 に用いるべき第1間口の縁部の少なくとも第1部 分を画成し、この第1間口内に位置する前記の第 1絶縁層を除去し、前記の第1ドーピング処理に より、前記の第2電極領域と電界効果トランジス 々の前記のソースおよびドレイン領域とに対し同 時にドーパントを設け、前記パターン上および前 配の第1間口内に絶縁材料より成る第2絶縁層を 設け、この第2絶縁層を、第2間口を有するマス ク圏を用いて局部的に除去し、前記の第2電極領 域の表面である第2表面部分上に位置しこの第2

- 5 -

エミックおよび/またはコレクク接続部がベース 領域の上方に配置された選電パターンに重なるこ とができるという事実のために、面積を飾約する ことができる。

本発明の目的は、特に、電界効果トランジスタと、パイポーラ回路案子、特に、パイポーラトランジスタとを異えた集積回路の製造に際して比較的小さな電板領域をこれらパイポーラ回路業子に使用することができる方法を提供することにある。

バイボーラ回路素子における比較的小さな電極領域を形成する既知の方法では、まず最初に絶縁層の開口を、半導体本体中の関連の小さな電極領域に対するドーパントを与えるためのドーピング開口として使用し、次いで、導電層の形態で設けたこの電極領域に対する電気接続部をこの電極領域に対する電視に対する使用しても使用しても使用している。この場合、ドーピング開口に対する通常の位置決め誤差は接点開口を設ける場合に考慮する必要がない。この方法は、例えば、いわゆる「ウオッシュドアウト(Washed-out)」エミックに使用

される。

「ウオッシュドアウト」エミックを用いた上述した方法の他の欠点は、集積回路の寸法が小さくなり、従って電極領域が浅くなるので、関連の電極領域を制限するpn接合が、電極領域の電気接続郎より接点開口内で短絡するおそれが増大するということである。かかる短絡は、特に、ドーピン

方法は、この処理に使用するのに適していない。

- 8 -

し、前記第2絶縁層を局部的に除去するこの工程 を、前記の第2の開口内に位置する前記パターン の縁部の部分に沿って位置する前記の第2絶縁層 の縁部部分が前記の第1開口内で除去されないよ うに異方性エッチングにより行い、その後前記の 第2表面部分が実際に、前記の第1開口の縁が 前記の第2開口内に位置する領域でこの第1開口 の縁部まで延在するように前記の導電層を設ける ことを特徴とする。

ク処理後で電気投続部を形成する前にドーピング 開口を補浄にする必要があるという事実によるも のである。また、ドーピング開口の緑部も、この 清浄またはウオッシング工程中にわずかにエッチ ングされることは実際回避し易いことである。

従って、本発明の更に他の目的は、比較的小さな電極領域の使用に関連する上述の欠点を少なく とも著しく低減することにある。

本発明は特に、バイボーラトランジスタのようなバイボーラ国路業子におけるソースおよびドレイン領域に対しドーピングを行う工程中、ゲート電極が通常のようにマスクとして用いられる方法においても必要な個所で投点間口を形成するための位置決め誤差を実際になくすことができるという事実の認識のもとになしたものである。

本発明において、序文に記載した種類の方法は、 制記の第2絶縁層を局部的に除去する工程に際し、 前記の第2電極前域の上方に第2間口を位置させ て前記の第1間口の縁部の前記の第1部分が少な くとも部分的にこの第2間口内に位置するように

-- 9 --

開口を前記の導電パターンより画成されたドーピング開口の境界を基に形成する。従って、即ち、接点開口をドーピング開口を基に形成するというが開口に対する位置決め誤避を考慮する必要がなくなる。更に、接点開口がドーピング開口よりも小なる。更に、接点開口がドーピング開口よりも小なる。という利点が得られる。従って、極めては、第2にあるpn接合も、第2電極領域に対対に維持される。

第2 表面部分が第1 開口の縁部まで実質的に延在する限り、接点開口はドービング開口と実質的に同じ大きさである。ここに、「実質的に同じ大きさ」とは、通常の位置決め誤差を考慮することなく投点開口をドービング開口の縁部の関連部分を基に形成するということを意味する。

本発明の方法の特定の好適例においては、前記の第2表面領域を第2導電型とし、前記の第1電極領域を第1導電型として、前記の第2表面領域に位置させ、前記の第1ドーピング処理を、第2

据電型の第2電極領域が第1導電型の第1電極領域によりこの第1電極領域に隣接する第2導電型の第2製而領域の部分から分離されるように行う。このようにして得た構造では垂直に構成したバイポーラトランジスタを他の回路素子として構成することができる。

前記の第1絶縁層は、電解効果トランジスクのケート電極を削記の第1要面領域から分離するための他の絶縁層と同時に設けるのが有利である。このようにすることにより、第1絶縁層を、集積国路の製造に際して追加の処理工程を必要とすることなく得ることができる。

本発明の方法の他の好適例は、耐熱材料のパターンを選電パターンとして使用することを特徴と する。

好ましくは、選電バターンは、チタン、タンクル、クングステン、モリブデン、半選体材料およびこれら材料の球化物を有する群から選択した 1 種以上の材料から形成する。

さらに、木発明は、本発明の方法によって製造

- 1 2 -

入により得ることができるが、所要に応じて、まずドーピングの一部を基板に施し、しかる後 p 型のエピタキシャル層を成長させることができ、次いで、図示せぬエピタキシャル層において、半導体本体1の製面5を介して更に他のドーピングを施すことができる。

n 型表面領域32以外に、基板2のp型表面領域31のドーピング濃度分布を、例えば通常の方法でイオン往入により、形成すべき回路器子および所望の電気的性質に応用することができる。

更に、半導体本体1に通常の方法で、深い接点 領域8. F型チャネルストッパー領域33 およびフ コイールド絶縁体6のパクーンを設けることができ る。後者のパクーンを例えば、半導体本体の局 的な酸化により得ることができる。この場合はパ クーンは酸化珪素から成る。フィールド絶縁体の 他の健果の形態は例えば、充填された満であり、 これも同様に使用できる。フィールド絶縁体6 において限定する。例えば、半導体本体1は絶縁 において限定する。例えば、半導体本体1は絶縁 した半導体装置に関するものである。

本発明を閉面を参照しつつ実施例により更に詳 細に説明する。

図示する例は、絶縁ゲートを有する電子の効果トまかり、スタ(このトランジスタは「型チャネルを有する」とかできる)およっティカル構造を有する1個以上のパイナーティカル構造を有する1個以上のパリックを具えた集積回路である。明明により、第1人、B~GA、B図夫がお名のの分け、ですする電界効果トランジスタの分を示す。ABの半導体本体1の種々の部分を示す。ABの半導体本体1の種々の部分は電界効果トランジスタに関するものである。

第1A、B図は半導体本体 1 を示し、この半導体本体は例えば、p型の珪素基板または基板領域2 を有し、通常の方法で設けた適切に選定したドーピング濃度分布を有する1個以上の n 型製面領域32を異える。 沢面領域32は、例えば、イオン注

- 1 3 -

ゲート電極および p 型チャネルを有する 1 個以上の電界効果トランジスクを提来の方法で設けるべき 1 個以上の n 型裏面領域32を有することができる(図示せず)。 世界効果トランジスクを設けるべき表面領域32では、深い検点領域 8 を省略することができる。

好ましいドーズ量は、例えば、約1×10<sup>11</sup> 碼架原子/cm<sup>2</sup> である。イオン注入エネルギーは、例えば、約30KeV である。ベース領域 9 は裏面 5 の第1部分10(5) を占める。次いで、例えば、多結晶質または非晶質珪素またはチクン、タンタル、

モリプデンまたはタングステンの選電層を設ける。 連電層として珪紫層を使用する場合には、この層 を堆積中またはその後に、通常の方法で例えば、 PH,によってドープすることができる。

かかる珪素層の厚さは、例えば500ngである。 また、この腐からケート電極35以外に源電材料のパターン11をも形成し、診パターンはすでに存在する第1絶縁層34上でベース領域9の上方に配置する。パターン11は、開口12 の縁部36、37の少なくとも第1部分36を画成する(第2A、B図も終照のこと)。開口12 の縁部36、37の残りの部分37は、例えば、フィールド絶縁体6のパクーンの縁部の部分と実際に一致する。開口12 にパターン11によって全体的に面成することもでは、パクーン11は、例えば、環状は領域の上方のフィールド絶縁体6のパターンの縁部からある距離で周囲全体に位置する。

木例において、パクーン11はまた他の開口40°の縁郎38、39の部分38を画成し、該開口は開口

- 16-

ず)によって遮蔽して、ドレイン領域42だけが比較的弱くドープした部分53(42)を有するようにすることもできる。

次いで、例えば、約300mmの厚さを有する酸化 建業の絶縁層を半導体本体1の表面全体に堆積す る。この絶縁層を通常の方法で異方性エッチング により再び除去し、縁部部分43をケート電極35の 垂直縁部およびパターン11の垂直縁部36および38 に沿って残す。フィールド地縁体6のパターンの 縁部、例えば縁部37および39が十分にきり立って いる場合には、この絶縁層の縁部部分はこれら縁 部に沿って同様に維持される。簡単にするため、 かかる縁部部分は図面に示していない。

上述の処理の結果、大きさを減じられた開口12 および40が特に開口12、および40、の領域で得られる

得られた構造上にマスク層44を設け、このマスク層は、例えば、フォトレジストから成ることができ閉口40を被握する。このマスク層44により、ドーパントを、ソースおよびドレイン領域41およ

12 の側方の第1表面部分10(5) の上方に配置する。この経部38 39 の残りの部分39はフィールド地縁体6のパターンの縁部の一部分と実際に一致する。

・他の絶縁層を選牲層上に設け、次いでこの絶縁層を選電層と同時にパクーン化する場合には、ゲート電板35 およびパクーン11 は上側部で絶縁層(図示せず)で被覆される。この絶縁層は、例えば、窒化珪素または酸化窒素を有することができる。

ゲート電極35およびパターン11を得た後、電界効果トランジスタのソースおよびドレイン領域41および42のためのドーピングを好ましくは装領領域31に周部的に施す(第3A.B図)。例えば、機を約1×10<sup>13</sup>/cm²のドーズ財および約60keVのイオン注入エネルギーでイオン注入することができる。このドーピング処理はソース領域41おお分53を提供する。このドーピング処理中、ソース領域41を意図する装面5の部分をマスク層(図示せ

- 1 7 --

び42または少なくともこれら41および42領域の新ドープ表面部分に局部的にイオン注入する。同時に、バイポーラトランジスクのエミック領域は(第2電極領域)のためのドーパントをイオン注入する。この工程において、浅いコレクク接点領域15のためのドーパントを供給することができる。例えば、砒素イオンを約5×10<sup>12</sup>/cm<sup>4</sup>のドーズ量および約40KeVのイオン注入エネルギーでイオン注入する。この処理の後、層44を除去する。

次のマスク暦45(第4A、B図)によって、ソースおよびドレイン領域41および42に関する間口および開口12を遮蔽することができ、ドーピング処理を行い、この場合、ドーパントを開口40に供給することができる。例えば、BF。イオンを翻案をイオン注入するのに使用することができる。ドーズ量は約3×10<sup>13</sup>/cm²とすることができ、イオン注入エネルギーは、例えば、約65KeVである。このドーパントは更に高くドープしたベース接点領域46(9)を設けるのに役立つ。このドーピング処理中、所要に応じて、ア型チャネルを有する電

界効果トランジスクのソースおよびドレイン領域のためのドーパントを半導体本体 1 に間様に供給することができる。このドーピング処理の後、略45を除去する。また、このドーピング処理中において、経郎部分43を具えるパターン川がドーピングマスクとして使用され、このパターン川が第 2 電極領域14に面する側のドーピング開口40の経郎を画成する。

次の処理は絶縁層16を設けることにある(第5 A、B図)。係えば、敵化珪素を約500mmの厚さで堆積する。好ましくは、層16の厚さは 100~150 mmより潤くない。絶縁層16は本発明の方法における第2絶縁層を構成する。 簡16を設けた後に、例えば、約925 での温度で約1時間アニール処理を行う。この処理により、所要に応じて、供給したドーパントを活性化する。

マスク圏48を絶縁層16上に設け、このマスク層は例えば、フォトレジストから構成することができ、一方、第2 開口49および50をこのマスク層に設ける。本発明の範囲内で、第2電極領域14の上

- 2 0 -

時間統行する。この場合、このエッチング処理に 統く上述のドーピング処理、を適応するイオン法 入エネルギーを用いて行うことができる。

第2絶経屑16をエッチングした後に、マスク層 48を除去することができ、好過な材料、例えば、 アルミニウムの興電腦を設けることができる(第 6 A, B図)。通常の方法で、この導電層から、 コレクタ領域32、8、15の接続のための導電層19、 ベース領域9,46の接続のための導電層21、エミ ッタ領域14の接続のための避益層22、ソース領域 41およびドレイン領域42の接続のための導電層51 およびゲート電極35の接続のための選電簡52を形 成することができる。特に、この結果、エミック 領域14の接続のための異電描22がエミッタ領域14 の第2表面部分23(5)上に位置し、該第2表面部 分23(5) は緑郎36に基づいて得られる第1開口12 の綾部が少なくとも第2間口50内に位置する領域 で実質的に第1開口の緑郎まで延びる。エミック 領域14の表面部分23(5) は少なくともこの領域で ドーピング開口12と実質的に同じ大きさである。

方に位置する第2 間口50は特に重要である。この第2 開口50を、パターン11の縁部36を基に得られる第1 開口12の縁部即ち、縁部部分43により境界をつけられる第1 開口12の部分が少なくとも一部分第2 間口50内に配置されるように位置させる。

次いで、半選休本体1を異方性エッチング処理で処理し、この処理で開口が第2 絶縁間16において得られるが、また所要に応じて、開口49および50中に配置した第1 絶縁層34の部分を除去する。特に、ゲート電板35の上方に配置した開口49のみを図示してある。具体側において、この開口49はその殆どがトランジスタのチャネル領域の上方でなく、トランジスタの側方外部のフィールド絶縁体6 の上方に位置する。開口50の中で、第2 絶縁層16の縁部部分17(16)を第1 開口12の縁部に沿って残す。

記載した方法の変形において、開口12および40 (第3A、B図)を得るエッチング処理に際して エッチングを、これら開口12および40に位置する 第1地縁圏34の部分が同様に除去されるような私

- 2 1 --

エミック領域14のための接点開口は通常の位置決め娯差を考慮することなくドーピング開口12に基づいて得られる。

木発明の方法を用いると、比較的機い深さに位置するpn接合24により第1電極またはベース領域9から分離される極めて小さな第2電極またはエミック領域を使用することが可能となる。設けられた緑部部分17(16)は残い深さに位置するこのpn接合24が表面5において運電層22によって短縮されるのを防ぐ。

この概は好適例であり、この場合第2級而領域32は第2選電型であり、第1電極領域9は第1選電型で第2表面領域32に位置し、第1ドーピング処理は、第2選電型の第2電板領域14が第1選電型の第1電極領域9に誘致している第2課電型の第2級面領域32の部分から分離されるように行なっている。形成された他の同子案子14、9、32はバーチカル構造のバイボーラトランジスクである。

また、第2電極循環14は、ラテラル構造のバイ

ポーラトランシスクの主電板領域の1個とするこ とが可能であり、第1電極領域はこのトランジス クの制御電極領域(ベース領域)を構成する。特 に最後に挙げた例では、第1電極領域をエピクキ シャル層の一部とすることができ、所襲に応じて、 これを半導体本体の隣接部分から分離することが できる.

また、他の回路素子をアノード領域とカソード 領域を有するダイオードまたはpn接合電界効果ト ランジスタとすることができ、第2電極領域は、 例えばゲート電極を構成する。

好ましくは、異電材料のパターン口の下方に配 罷した第1 絶縁層34はゲート誘電体と実際に同じ 厚さであり、ゲート誘電体とともに同時に得られ、 該誘電体は第1裏面領域31から電界効果トランジ スタ41 、35 、42のゲート電極35を分離する。こ の絶縁原34の序さは、例えば約20~50nmである。

耐熱性導電材料のパターンは導電パターン11と して都台よく使用される。好ましくは、パターン 11は、チタン、タンタル、タングステン、モリブ

- 24 -

とができ、他の通常のドーパントを使用すること ができる。導電材料として、例えば、オキシ窒化 物も好適である。ゲート電極のためおよびパター ンに対して、半異体材料を用いる場合には、これ を任意に n または p 型のドーピングすることがで き、一方、所要に応じて、更にそれを好適な珪化 物に全体的にまたは部分的に添加することができ る。通常の方法で若干の半導体装置を半導体ウェ ファに同時に形成し、次いで、該ウェファを別々 の半期体本体1に細分することができる。次いで、 半導体装置を従来の容器に収容して通常の方法で 完成することができる。

### 4. 図所の簡単な説明

第1Aおよび1B図は第1の製造工程中の半源 体装置の種々の部分の断面図、

第2 A および 2 B 図は失々、第1 A および 1 B 図に示す部分の平面図、

第3Aおよび3B図~第6Aおよび6B図は製 造の工程におけるこれら部分の断面図である。 1 … 半導体

2 ··· 基板領域 (P型)

デン、半選体材料およびこれら材料の珪化物を有 する群から選択した1種以上の物質から形成され

例において、第2維緑暦16の第2開口50中の選 電材料のパクーン11は導電層22に、直接導電的に 接続される。しかし、変形例で述べたように例え ば、窒化珪素または酸化珪素を異電バターン11上 に使用する場合、および開口50中のこの変化物ま たは酸化物脂を除去しない場合は、パターン11お よび避難層22を互いに分離する。かかる構造にお いて、專電パターン11には、好適に選定した領域 (図示せず)で窒化物または酸化物を除去して得 られた絶縁間16の他の間口を介して選電接続体を 設けることができる。例えば、進電パターン11を 導電層21にこの方法で接続することができる。

本発明は記載した例に限定されるものではない。 本発明の範囲内で、当業者には種々の変形が可能 である。例えば、珪素以外の半導体材料、例えば、 Ⅲ V ゲルマニウムおよびA B 化合物を使用するこ とができる。更に、記載した導電型を逆にするこ

- 2 5 --

5 … 半選体の裏面 6…フィールド絶縁体

8…深い接点領域(コレクタ接点領域)

9 … P 型ベース領域 (第1 電極領域、第1 遊電型)

10(5) … 表面5の第1部分

11…選單材料のパターン

12',40'…阴口

12…第1開口(ドーピング開口)

14…エミッタ領域(第2電極領域)

15… 浅いコレクク接点領域

16…第2 絶縁層

19, 21, 22, 51, 52… 選 電話

23(5) …14の第2表面部分

24 … pn 接合

31…第1 表面領域 (P型)

32…第2裴萠領域(コレクク領域、第2導電型 (n型))

33…p型チャネルストッパー領域

34 … 有 1 納 課 層

35…ゲート電極

36. 37…間口12′の縁部

38. 39…閉口40′の縁部

40…ドーピング開口 41…ソース領域

- 26 -

42…ドレイン領域 44, 45, 48…マスク層 46…ベース領域 46(9) …更に高くドープしたベース接点領域 49, 50…第2開口 53(41), 53(42)… 比較的弱くドープした部分

特 許 出 願 人 エヌ・ベー・フィリップス・ フルーイランベンファブリケン

代理人弁理士 杉 村 暁 秀(

弃理士 杉 村 興

(第1正図) (第1正図) (第1正図) (第1正図) (第1正図) (第1正図) (第1正図)

- 2 8 -